1、第六章 总线系统,6.1 总线的概念和结构形态6.2 总线接口6.3 总线的仲裁、定时和数据传送模式 6.4 PCI总线6.5 ISA总线和Futurebus总线,6.1 总线的概念和结构形态6.1.1 总线的基本概念,总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。,一个单处理器系统中的总线大致分为三类：(1)内部总线：CPU内部连接各寄存器及运算部 件之间的总线。(2)系统总线：CPU同计算机系统的其他高速功 能部件，如存储器、通道等互相 连接的总线。(3)I/O总线：中、低速I/O设备之间互相连接的 总线。,1.总线的特性物理特性：指总线的物理连接方式，包括
2、总线的根数，总线的插头、插座的形状，引脚线的排列方式等。功能特性：描述总线中每一根线的功能。电气特性：定义每一根线上信号的传递方向及有效电平范围。送入CPU的信号叫输入信号(IN)，从CPU发出的信号叫输出信号(OUT)。时间特性：定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。,2.总线的标准化 相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的，但各厂家生产的相同功能部件却可以互换使用，其原因在于它们都遵守了相同的系统总线的要求，这就是系统总线的标准化问题。总线带宽：总线本身所能达到的最高传输速率，它是衡量总线性能的重要指
3、标，单位兆字节每秒(MB/s)。,【例1】(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少?(2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少?解(1)设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得 Dr=D/T=D1/T=Df=4B331000000/s=132MB/s(2)64位=8B，Dr=Df=8B661000000/s=528MB/s,6.1.2 总线的连接方式,大多数总线都是以相同方式构成的，其不同之处仅在于总
4、线中数据线和地址线的数目，以及控制线的多少及其功能。然而，总线的排列布置与其它各类部件的连接方式对计算机系统的性能来说，将起着十分重要的作用。根据连接方式不同，单机系统中采用的总线结构有三种基本类型：1.单总线结构 2.双总线结构 3.三总线结构,1.单总线结构,在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构。如下图所示。在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。,2.双总线结构,双总线结构保持了单总线系统简单、易于扩充的优点，但又在CPU和
5、主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担，同时主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU。当然这种双总线系统以增加硬件为代价。其结构如下图所示。,3.三总线结构,它是在双总线系统的基础上增加I/O总线形成的。如下图所示。在DMA方式中，外设与存储器间直接交换数据而不经过CPU，从而减轻了CPU对数据输入输出的控制，而“通道”方式进一步提高了CPU的效率。通道实际上是一台具有特殊功能的处理器，又称为IOP(I/O处理器)，它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。显然由于增加了IO
6、P，使整个系统的效率大大提高。然而这是以增加更多的硬件代价换来的。,6.1.3 总线结构对计算机系统性能的影响,在一个计算机系统中，采用哪种总线结构，往往对计算机系统的性能有很大影响。下面从三个方面来讨论这种影响。1.指令系统 在双总线系统中，CPU对存储总线和系统总线必须有不同的指令系统；在单总线系统中，访问主存和I/O传送可使用不同的操作码或相同的操作码。当使用相同的指令时，应使用不同的地址区分是访问主存还是外设。,2.最大存储容量 在单总线系统中，若采用相同的操作码访问主存和外设，则主存的最大容量必须小于由计算机字长所决定的可能的地址总数。在双总线系统中，对主存和外设进行存取的判断是利用
7、各自的指令操作码。由于主存地址和外设地址出现于不同的总线上，所以存储容量不会受到外围设备多少的影响。3.吞吐量计算机系统的吞吐量是指流入、处理和流出系统的信息的速率。它取决于信息能够多快地输入内存，CPU能够多快地取指令，数据能够多快地从内存取出或存入，以及所得结果能够多快地从内存送给一台外围设备。,6.1.4 总线的内部结构,1.早期总线:早期总线的内部结构如下图所示。它实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道。这种简单的总线一般由50100条线组成，这些线按其功能可分为三类：地址线、数据线和控制线。简单总线结构的不足之处在于：（1）CPU是总线上的唯一主控者。（2）总
8、线信号是CPU引脚信号的延伸，故总 线结构紧密与CPU相关，通用性较差。,2.当代总线:下图所示为当代流行的总线内部结构。它是一些标准总线，追求与结构、CPU、技术无关的开发标准，并满足包括多个CPU在内的主控者环境需求。在当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连。系统中允许有多个这样的处理器模块。而总线控制器完成几个总线请求者之间的协调与仲裁。,整个总线分成如下四部分：(1)数据传送总线：由地址线、数据线、控制 线组成。(2)仲裁总线：包括总线请求线和总线授权线。(3)中断和同步总线：用于处理带优先级的中 断操作，包括中断请求 线和中断认可线。(4)公用线：包括时
9、钟信号线、电源线、地线、系统复位线以及加电或断电的时 序信号线等。,6.1.5 总线结构实例,大多数计算机采用了分层次的多总线结构。在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线。显然，这种结构的优点不仅解决了总线负载过重的问题，而且使总线设计简单，并能充分发挥每类总线的效能。下图是 Pentium 计算机主板的总线结构框图。可以看出，它是一个三层次的多总线结构，即有CPU总线、PCI总线和ISA总线。,CPU总线：也称CPU存储器总线，它是一个64位数据线和32位地址线的同步总线。总线时钟频率为 66.6MHz(或60MHz)，CPU内部时钟是此时
10、钟频率的倍频。此总线可连接4128MB的主存。主存扩充容量是以内存条形式插入主板相关插座来实现的。CPU总线还接有L2级cache。主存控制器和cache控制器芯片用来管理CPU对主存和cache的存取操作。CPU是这条总线的主控者，但必要时可放弃总线控制权。,PCI总线：用于连接高速的I/O设备模块。通过“桥”芯片，上面与更高速的CPU总线相连，下面与低速的ISA总线相接。PCI总线是一个32(或64位)的同步总线，32位(或64位)数据/地址线是同一组线，采用分时复用。总线时钟频率为33.3MHz，总线带宽是132MB/s。PCI总线采用集中式仲裁方式，有专用的PCI总线仲裁器。主板上一般
11、有3个PCI总线扩充槽。,ISA总线：pentium机使用该总线与低速I/O设备连接。早期主板上一般留有34个ISA总线扩充槽，以便使用各种16位/8位适配器卡。该总线支持7个DMA通道和15级可屏蔽硬件中断。另外ISA总线控制逻辑还通过主板上的片级总线与实时钟/日历、ROM、键盘和鼠标控制器(8042微处理器)等芯片相连接。CPU总线、PCI总线、ISA总线通过两个“桥”芯片连成整体（北桥芯片和南桥芯片）。桥芯片在此起到了 信号速度缓冲、电平转换、控制协议的转换和地址映射的作用。通过桥将两类不同的总线“粘合”在一起的技术特别适合于系统的升级换代。pentium个人机总线系统中有一个核心逻辑芯
12、片组，简称PCI芯片组，它包括主存控制器和cache控制器芯片、。,6.2 总线接口6.2.1 信息的传送方式,数字计算机使用二进制数，它们或用电位的高、低来表示，或用脉冲的有、无来表示。计算机系统中，传输信息采用三种方式：串行传送、并行传送和分时传送。但是出于速度和效率上的考虑，系统总线上传送的信息必须采用并行传送方式。,1.串行传送,当信息以串行方式传送时，只有一条传输线，且采用脉冲传送。在串行传送时，按顺序来传送表示一个数码的所有二进制位(bit)的脉冲信号，每次一位，通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位。在串行传送时，被传送的数据需要在发送部件
13、进行并串变换，这称为拆卸；而在接收部件又需要进行串并变换，这称为装配。串行传送主要优点是只需要一条传输线，这一点对长距离传输显得特重要，成本比较低廉。,2.并行传送,用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。信息有多少二进制位组成，就需要多少条传输线，从而使得二进制数“0”或“1”在不同的线上同时进行传送。并行传送一般采用电位传送。由于所有的位同时被传送，所以在相同时钟速度下，并行数据传送比串行数据传送快得多。串、并行传送的示意图。,3.分时传送,分时传送有两种概念。一是采用总线复用方式，某个传输线上既传送地址信息，又传送数据信息。为此必须划分时间片，以便在不同的时间间隔中
14、完成传送地址和传送数据的任务。分时传送的另一种概念是共享总线的部件分时使用总线。,6.2.2 接口的基本概念,接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。接口部件在它动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送。CPU、接口和外设之间的连接关系如下图所示。为了使所有的外围设备能够兼容，并能在一起正确地工作，CPU规定了不同的信息传送控制方法。一个标准接口可能连接一个设备，也可能连接多个设备。典型的接口通常具有如下功能：,1.控制：接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等。2.缓冲：接口在外围设备和计算机系统其
15、他部件之间用作为一个缓冲器，以补偿各种设备在速度上的差异。3.状态：接口监视外围设备的工作状态并保存状态信息。状态信息包括数据“准备就绪”、“忙”、“错误”等等，供CPU询问外围设备时进行分析之用。4.转换：接口可以完成任何要求的数据转换，例如并串转换或串并转换，因此数据能在外围设备和CPU之间正确地进行传送。,5.整理：接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器。6.程序中断：每当外围设备向CPU请求某种动作时，接口即发生一个中断请求信号到CPU。事实上，一个适配器必有两个接口：一是和系统总线的接口，CPU和适配器的数据交换一定的是并行方式；二是和外设的接口
16、，适配器和外设的数据交换可能是并行方式，也可能是串行方式。根据外围设备供求串行数据或并行数据的方式不同，适配器分为串行数据接口和并行数据接口两大类。,【例2】利用串行方式传送字符，每秒钟传送的比特(bit)位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个bit(起始位、停止位、8个数据位)，问传送的波特率是多少?每个bit占用的时间是多少?【解】：波特率为：10位120/秒=1200波特 每个bit占用的时间Td是波特率的倒数：Td=1/1200=0.8330.001s=0.833ms,6.3 总线的仲裁、定时和数据传送模式 6.3.1 总线的仲裁,连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。,1.集中式仲裁,集中式仲裁中每个功能模块有两条线连到中央仲裁器：一条
