数字电子技术2逻辑门电路.ppt

文档编号:971280 上传时间:2022-07-13 格式:PPT 页数:14 大小:4.18MB
下载 相关 举报
数字电子技术2逻辑门电路.ppt_第1页
第1页 / 共14页
数字电子技术2逻辑门电路.ppt_第2页
第2页 / 共14页
数字电子技术2逻辑门电路.ppt_第3页
第3页 / 共14页
点击查看更多>>
资源描述

1、2.1 概述,2.2 TTL 门电路,2.3 CMOS 门电路,上页,下页,第2章,第二章 集成门电路,返回,2.4 各种集成逻辑们的性 能比较,门电路是实现一定逻辑关系的电路,是组成数字电路的基本单元,本节重点介绍集成门电路的逻辑功能及外部特性。,上页,下页,第2章,返回,2.1 概述,翻页,复习基本门电路,上页,下页,第2章,返回,翻页,2.2 TTL门电路,多发射极晶体管 T1 的等效电路,第2章,上页,下页,1.TTL与非门电路,返回,翻页,工作原理,设:A=0 B=1 C=1,则:VA=0.3V VB1=0.3+0.7=1V,VB2=0.3V,所以:T2、T5 截止,T3、T4 导通

2、,结果:VF=5UBE3UBE4 50.70.7=3.6V,拉电流,第2章,上页,下页,返回,翻页,F=1,设:A=B=C=1,即:VA=VB=VC=3.6V,VF=0.3V,F=0,VF=0.3V,2.1V,VB3=UCE2+UBE5=0.3+0.7=1V,1V,T3 导通,T4 截止,灌电流,上页,下页,则:T2 T5 饱和,第2章,返回,DA、DB、DC 截 止!,T1集电结正偏,翻页,4.3V,结论:1.输入不全为1时,输出为1 2.输入全为1时,输出为0,符合与非门的逻辑关系,与非门逻辑状态表,逻辑符号,第2章,上页,下页,返回,翻页,+5V,R1,R2,R3,R4,R5,B1,B3

3、,T1,T2,T3,T4,T5,F,A,B,EN,P,2.TTL三态与非门,D,F:第三状态 高阻,上页,下页,1V,1V,T2、T5截止,第2章,返回,翻页,VB1=1V,VB3=1V,二极管D导通,1,T3 导通,T4 截止,0.3V,三态输出“与非”门符号,三态门接于总线,可实现数据或信号的轮流传送,上页,下页,第2章,返回,翻页,TTL门电路由晶体管组成,属双极型门电路,MOS 门电路由场效应管组成,属单极型门电路,MOS 门电路是目前大规模和超大规模数字集成电路中应用最广泛的一种。,第2章,上页,下页,MOS 门电路分类,2.3 CMOS 门电路,返回,翻页,CMOS 门电路是一种互

4、补对称场效应管集成电路。,P沟道,N沟道,互补对称结构,设:A=0,则:T2 导通 T1 截止,0,F=1,1,设:A=1,则:T1 导通 T2 截止,F=0,1.CMOS 反相器,第2章,上页,下页,该电路具有反相器的功能。,返回,翻页,1,0,2.CMOS“与非”门电路,P 沟道负载管并联,N 沟道 驱动管 串联,设:A=1,B=1,则:T1 T2 导通 T3 T4 截止,F=0,0,设:A=0,B=1(不全为 1),则:T2 T3 导通 T1 T4 截止,F=1,负载管和驱动管串联,第2章,上页,1,1,下页,返回,翻页,0,1,1,3.CMOS“或非”门电路,P 沟道负载管串联,N 沟道驱动管并联,设:A=0,B=0,0,0,则:T3 T4 导通 T1 T2 截止,驱动管与负载管串联,F=1,设:A=0,B=1(输入不全为零时),则:T2 T3 导通 T1 T4截止,F=0,第2章,上页,下页,返回,翻页,1,0,注意:上述分析表明,MOS“与非”门的输入端越多,串联的驱动管越多,导通时的总电阻就愈大,输出低电平值将会因输入端的增多而提高,对于MOS“或非”门因驱动管并联,不存在这个问题,因此,MOS门电路中“或非”门用的较多。,第2章,上页,返回,下页,本节结束,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > PPT专区 > 其它PPT模板

启牛文库网为“电子文档交易平台”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。

本站是网络服务平台方,若您的权利被侵害,请立刻联系我们并提供证据,侵权客服QQ:709425133 欢迎举报。

©2012-2025 by www.wojuba.com. All Rights Reserved.

经营许可证编号:京ICP备14006015号