集成电子技术基础教程课后习题二篇3章.doc

1、 第三章组合逻辑电路 题2.3.1 某功能的逻辑函数表达式为L=m(1,3,4,7,12,14,15); (1)试用最少量的“与-非”门实现该函数； (2)试用最少量的“或-非”门实现该函数； (3)试用7454型4-4-3-2“与-或-非”门实现该函数。 解： (1)设变量为 A、B、C、D，用卡诺图化简，结合“1”方格 得：DBACDAABCDCBDBACDAABCDCBDCBAfL=+=),( (2)卡诺图中结合“0”方格，求最简的“或与”表达式，得： DCADCBDBBADCADCBDBBAL+=+=)()()( 00 AB CD 00 01 01 11 11 10 10 1 1 1

2、1 0 1 0 1 0 0 0 0 0 1 0 0 D B C A & & & & & B A B C DL 00 AB CD 00 01 01 11 11 10 10 1 1 1 1 0 1 0 1 0 0 0 0 0 1 0 0 1 1 1 1 1 A B C D C A B DL (3)在卡诺图中结合“0”格，求反函数的最简“与或”表达式，两边分别求反后得： DCADCBDBBADCBAfL+=),( DCADCBDBBAL+= 用4432的“与或非”门实现的电路图如下所示： 题2.3.2 设计一个编码器， 其6个输入信号和输出三位代码之间的对应关系如题表2.3.2所示。 试用“或-非”

3、门实现该编码电路。 题表2.3.2 输 入 输 出 5A 4A 3A 2A 1A 0A 2Y 1Y 0Y 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 1 1 0 解：列出变形后的真值表，然后得出三个输出函数式。 输 入 输 出 2Y 2Y 2Y 0A 0 0 1 1A 0 1 0 2A 0 1 1 3A 1 0 0 4A 1 0 1 5A 1 1 0 00 AB CD 00 01 01 11 11 10 10 1 1 1 1 0 1 0

4、 1 0 0 0 0 0 1 0 0 & 1 4 4 3 2 B D C A DB C A L 5435432AAAAAAY+=+= 5215211AAAAAAY+=+= 4204201AAAAAAY+=+= 题2.3.3 图题2.3.3是一个函数发生器， 试写出当S0S1S2S3为00001111的16种不同取值时， Y关于逻辑变量AB的逻辑函数式。 图题2.3.3 解： 根据变量可能的取值和组合，16种函数式为15151414131312121111101099887766554433221100)(,)(,)(,)(,)(,mmmmmmmmmmmmmmmmSBAYBSAYSBAYSBAY

5、SBAYSBAYSBAYSBAYSABYSBAYSBAYSBAYSBAYSBAYSBAYABSY+=+=+=+=+=+=+=+= 题2.3.4 用教材中图2.3.8所示的双2线-4线译码器74LS139(译码器功能 见表2.3.3)及最少量的“与-非”门实现下列逻辑函数。 CBACACBAZ+=),(1 BCACABCBAZ+=),(2 解： 把 2/4 译码器先连接成 3/8 译码器，然后实现二个逻辑函数，根据二个逻辑函数，连接出电路如图所示： 74021YYYYABCCBACBACBAABCCBACBACBAZ=+= 76532YYYYBCACBACABABCBCACBACABABCZ=+

6、= 1 1 1 5A 1 1 1 3A 4A 0A 2A 1A 2Y 1Y 0Y 题2.3.5 试用74LS138型3/8译码器设计一个地址译码器， 地址译码器的地址范围为00-3F。 (可适当加其它逻辑门电路)。 解： 由于地址译码器的范围为 003F(十六进制数)，实际上是 64 个地址，因此，可用地址扩展的方法来实现，把 3/8 扩展成 4/16，再扩展成 6/64 译码即可。 题2.3.6 设X和Y分别为二位二进制数，试用最少量的半加器和与门实现Z= XY运算。 解： 由于X、Y是二位的二进制数，0101,bbYaaX=，根据直式运算， 01aaX = 01bbY = 01ba00ba

7、 11ba10ba 可得每位的输出函数如下，23111210011000,cScbaSbabaSbaS=. 电路图为: 题2.3.7 试用“与-非”、“与-或”门及“异或”门设计一个可控变换器 ，设计要求为：当控制端K=1时，将输入三位二进制码变换成三位格雷码输出：当K=0时，将 输入三位格雷码变换成三位二进制码输出。 解： 令三位二进制码为CBA,三位格雷码为YXW,在K控制下，列真值表，可得： K=1 三位二进制码转换成格雷码 K=0 三位格雷码转换成三位二进制码 A B C W X Y 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 1 0 1 0

8、 0 1 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 0 0 W X Y A B C 0 0 0 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 0 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 0 1 1 1 0 1 0 0 1 1 1 3Y0Y 74LS139 1ST 1A1 1A0 74LS139 2ST 2A1 2A0 1 & & 1Z2ZABC4Y7Y2121& & & & 0b 0a1a 1b 0s1s 2s2c K=1 时，三位二进制码三位格雷码得： CBYBAXAW=, K=0 时，三位格雷码三位二进制码得： Y

9、XWCXWBWA=, 综合后有 )()(WAAW= )()()(WAXBBX= )(YXWKCBKCY+= 电路图为: 题2.3.8 试总结分析一个组合逻辑电路功能的一般步骤和方法。 解：组合逻辑电路分析的一般步骤为： 由给定的逻辑电路图，逐级地写出各输出逻辑函数式； 给定各个输入变量的取值，计算出各个输出，列成真值表； 从真值表得出给定电路的逻辑功能； 题2.3.9 试设计一个一位二进制数的全减器，设A为被减数，B为减数，J0为低位来的借位信号，D为差数以及J1为向高位的借位信号，请用“与非”门实现该全减器。 解： 列出全减器的真值表： 差 0000000000)7 , 4 , 2 , 1

10、(),(ABJJBAJBAJBAJBAABJJBAJBAJBAmJBAfD=+= 借位00000)7 , 3 , 2 , 1 (),(BJJABABJJABAmJBAfJ=+= 电路图为： 输 入 结 果 A B J0 D J1 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 =1 =1 & 1 1 )(AW )(BX )(CYK)(WA )(XB )(YC 题2.3.10 试用一个四位二进制加法器及“异或”门实现四位二进制减法运算， 并要求画出逻辑图。四位二进制加法器的简化逻辑图如

11、图题2.3.10所示 图题2.3.10 ：该二进制减法应该是被减数大于减数的情况，其它情况不在此例。 将被减数的补码加上减数的补码求得： 只要在四位二进制加法器的一个加数输入端(0123AAAA)输入被减数的补码（正数的补码就是原码） ，另一个加数输入端(0123BBBB)加入四位减数的补码，则就得到减法运算，输出为结果的补码（由于被减数大于减数，则结果就是一个正数） 。 题2.3.11 试用并行四位加法器连接成将余三码转换成BCD代码的转换电路 。 解： 解题思路为只要将余三码作为四位的加数输入，把 8421BCD码作结果输出，找出另外一个四位的加数是多大时，才是对应的 8421BCD码，从

12、而求出四位加数的每位函数式，便可画出电路图。 转换电路真值表如下： & & & & & & & & & 1 1 1 A B 0J D 1J =1 =1 =1 =1 3A 2A 1A 0A 3B 2B 1B0B 1 由真值表可见，在加法器的加数输入端输入余三码，在被加数的输入端输入1101数据，则在结果输出即为8421BCD码了。所以，连接的电路图有： 题2.3.12 试用一片74LS283型四位二进制加法器，将8-4-2-1BCD码转换成三码的代码转换电路。74LS283的简化逻辑图如图题2.3.12所示。 图题2.3.12 解： 只要在加法器的被加数输入端加 8421BCD 码，加数输入端加

13、上 0011，即就转换成了余三码输出。连接电路如图所示： 四位余三码 加 数 8421BCD码输出 A3 A2 A1 A0 B3 B2 B1 B0 Y3 Y2 Y1 Y0 0 0 1 1 1 1 0 1 0 0 0 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 0 1 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0

14、0 1 1 0 0 1 1 0 1 1 0 0 1 8421BCD 码输出 余三码输入 “1” “0” “1” 8421 输入 余三码输出 题2.3.13 经过组合逻辑电路的设计例题，试简述组合逻辑电路设计的一 般步骤和方法。 解：组合逻辑电路设计的一般步骤： 分析题意，找出给定逻辑问题的输入变量和输入变量个数，画一个大致框图； 由给定的功能要求，列出真值表； 求各个输出逻辑结果的逻辑函数的最简“与或”表达式，（通常用卡诺图求，且在真值表中不出现的输入变量组合当作约束项处理）； 变换逻辑式子为设计所要求选用的门的符号的形式（如：要求用“与非”门画出逻辑电路时，应将式子变换成“与非与非”形式）；

15、 根据要求的逻辑符号，画出逻辑电路图； 题2.3.14 试用一片八选一数据选择器74LS151实现逻辑函数。 (1) ACDDABCCDBADCBAZ+=),( (2) CBACBACBACBAZ+=),( (3) )(CBA 解：解题基本思路： 选定多路选择器的地址输入变量，列出卡诺图，求出数据输入端的函数关系式； (1) 选定四变量函数中的 ABC(A2A1A0)为地址输入，卡诺图为 0, 1, 0, 0, 0, 045762310=DDDDDDDDDD 画出的电路图为： （2） 选定多路选择器的地址变量为)(012AAAABC,由于地址数正好是变量数，所以数据输入端的逻辑关系一定是常量“

16、0”和“1” 。画卡诺言图如下： 由卡诺图可知：076320=DDDDD 1541=DDD 其电路图为： 0 D ABC 000 001 011 010 110111 101 100 1 0 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 Y Y A2 A1 74LS151（MUX） A0 D0 D1 D2 D3 D4 D5 D6 D7 “1” A B C D Z ABC 000 001 011 010 110111 101 100 1 1 1 0 0 0 0 0 (3) 该题解法同前，由于函数只有三变量，选定地址变量为)(012AAAABC后，其多路数据选择器的各数据输入端都为常量。用卡诺图后求出各数据端的函数关系： 由卡诺图得：06530=DDDD 17421=DDDD 题2.3.15 试用CC4512八选一型数据选择器产生如下逻辑函数， CBACBAACL+=图题2.3.15为CC4512的简化逻辑图，表2.3.15为它的功能表。 图题2.3.15 表2.3.15 CC4512数据选择器功能表 S1 S0 A2 A1 A0 Y 0 0 0 0 0 D0 0 0 0 0